`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/08/05 03:30:02
// Design Name: 
// Module Name: TOPS_8PSK
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//
 
 
module TOPS_8PSK(
input i_clk,
input i_rst,
input signed[7:0]i_SNR,
input[1:0]i_en,
input i_dat,
output [2:0]o_ISET,
output  signed[15:0]o_I8psk,
output  signed[15:0]o_Q8psk,
output signed[15:0]o_Ifir_T,
output signed[15:0]o_Qfir_T,
output signed[31:0]o_mod_T,
output signed[15:0]o_Nmod_T,
 
 
output  signed[31:0]o_modc_R,
output  signed[31:0]o_mods_R,
output signed[31:0]o_Ifir_R,
output signed[31:0]o_Qfir_R,
output  [2:0]o_wbits,
output       o_bits,
output [1:0]o_bits_head,
output [7:0]o_peak,
output  o_en_data,
output  o_en_pn,
output  o_frame_start,
output signed[31:0]o_error_num,
output signed[31:0]o_total_num  
);
    
    
reg[9:0]cnt;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
     begin
     cnt <= 10'd0;
     end
else begin
       if(cnt == 79)
       cnt <= 10'd0;
       else
       cnt <=  cnt+10'd1;
     end
end 
reg dat_clk;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
     begin
     dat_clk <= 1'd0;
     end
else begin
       if(cnt == 39)
       dat_clk <= 1'd1;
       else
       dat_clk <= 1'd0;
     end
end    
    
    
    
    
    
T8PSK T8PSKU(
.i_clk  (dat_clk),
.i_clksample(i_clk),
.i_rst  (i_rst),
.i_en   (i_en),
.i_dat  (i_dat),
.o_ISET (o_ISET),
.o_clk_3div(),
.o_I8psk(o_I8psk),
.o_Q8psk(o_Q8psk),
.o_Ifir (o_Ifir_T),
.o_Qfir (o_Qfir_T),
.o_cos  (),
.o_sin  (),
.o_modc (),
.o_mods (),
.o_mod  (o_mod_T)
);
 
//加入信道
awgns awgns_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .i_SNR(i_SNR), //這個地方可以設置信噪比，數值大小從-10~50，
    .i_din(o_mod_T[28:13]), 
    .o_noise(),
    .o_dout(o_Nmod_T)
    );  
 
 
//8PSK解調
R8PSK R8SKU(
.i_clk  (dat_clk),
.i_clksample(i_clk),
.i_rst  (i_rst),
.o_clk_3div(),
.i_med  (o_Nmod_T),
.o_cos  (),
.o_sin  (),
.o_modc (o_modc_R),
.o_mods (o_mods_R),
.o_Ifir (o_Ifir_R),
.o_Qfir (o_Qfir_R),
.o_wbits(o_wbits),
.o_bits (o_bits),
 
 
.o_bits_head(o_bits_head),
.o_peak(o_peak),
.o_en_data(o_en_data),
.o_en_pn(o_en_pn),
.o_frame_start(o_frame_start)
 
 
);
    
    
Error_Chech Error_Chech_u1(
    .i_clk(dat_clk), 
    .i_rst(i_rst), 
    .i_trans({~i_dat,1'b1}), 
    .i_en_data(o_en_data),
    .i_rec({~o_bits,1'b1}), 
    .o_error_num(o_error_num), 
    .o_total_num(o_total_num)
    );  
    
    
    
endmodule