基于FPGA的QPSK軟解調+幀同步系統開發,包含testbench,高斯信道,誤碼統計,可設置SNR
1.算法仿真效果
vivado2019.2仿真結果如下（完整代碼運行后無水印）：
系統包括QPSK調制模塊，QPSK軟解調模塊，AWGN信道模塊，誤碼統計模塊，幀同步模塊，數據源模塊等。
設置SNR=7db
縮小上面的波形，看完整的一幀波形，如下圖所示：
設置SNR=15db
仿真操作步驟可參考程序配套的操作視頻。
2.算法涉及理論知識概要
2.1QPSK
QPSK是一種數字調制方式，它將兩個二進制比特映射到一個符號上，使得每個符號代表四種可能的相位狀態。因此，QPSK調制解調系統可以實現更高的傳輸速率和更高的頻譜效率。基于FPGA的QPSK調制解調系統通常由以下幾個模塊組成：
數據生成模塊：生成要傳輸的二進制數據流。
QPSK調制模塊：將二進制數據流轉換為符號序列，并將每個符號映射到特定的相位狀態。
QPSK解調模塊：將接收到的符號序列解調為二進制數據流。
QPSK調制模塊
QPSK調制模塊將二進制數據流轉換為符號序列，并將每個符號映射到特定的相位狀態。QPSK調制使用四個相位狀態，分別為0度、90度、180度和270度。在QPSK調制中，每個符號代表兩個比特，因此，輸入二進制數據流的速率必須是符號速率的兩倍。
QPSK調制模塊通常使用帶有正弦和余弦輸出的正交調制器（I/Q調制器）來實現。在I/Q調制器中，輸入信號被分成兩路，一路被稱為“正交（I）路”，另一路被稱為“正交（Q）路”。每個輸入符號被映射到一個特定的正交信號，然后通過合成器將兩個信號相加，形成QPSK調制信號。
QPSK軟解調模塊
軟解調是QPSK軟解調的關鍵步驟，它利用判決符號和相位估計的結果進行概率估計，以提高解調的準確性。假設判決符號為d_hat，軟解調過程的結果為軟解調符號d。常見的軟解調公式為：
該概率可以通過估計信號點的概率分布函數或使用最大似然估計等方法得到。軟解調過程需要進行概率估計，以提高解調的準確性。這涉及到估計信號點的概率分布函數或使用其他概率估計方法，其中噪聲的影響需要被適當地考慮。
2.2 幀同步
在數字通信中，信息通常是以幀為單位進行組織和傳輸的。幀同步的目的是確定每一幀的起始位置，以便接收端能夠正確地解調出每幀中的數據。
設發送的幀結構為：幀同步碼 + 信息碼元序列 。幀同步碼是具有特定規律的碼序列，用于接收端識別幀的起始。
幀同步的過程就是在接收序列中尋找與幀同步碼匹配的位置，一旦找到匹配位置，就確定了幀的起始位置，后續的碼元就可以按照幀結構進行正確的劃分和處理。
3.Verilog核心程序
//QPSK調制
TQPSK TQPSKU(
.i_clk (i_clk),
.i_rst (i_rst),
.i_Ibits(i_Ibits),
.i_Qbits(i_Qbits),
.o_Ifir (o_Ifir),
.o_Qfir (o_Qfir),
.o_cos (),
.o_sin (),
.o_modc (),
.o_mods (),
.o_mod (o_mod_T)
);
//加入信道
awgns awgns_u(
.i_clk(i_clk),
.i_rst(i_rst),
.i_SNR(i_SNR), //這個地方可以設置信噪比，數值大小從-10~50，
.i_din(o_mod_T[24:9] + o_mod_T[25:10]),
.o_noise(),
.o_dout(o_Nmod_T)
);
//QPSK解調
RQPSK RQPSKU(
.i_clk (i_clk),
.i_rst (i_rst),
.i_med (o_Nmod_T),
.o_cos (),
.o_sin (),
.o_modc (o_rmodc),
.o_mods (o_rmods),
.o_Ifir (o_rIfir),
.o_Qfir (o_rQfir),
.o_Ibits(),
.o_Qbits(),
.o_Ibits_data(o_Ibits_data),
.o_Ibits_head(o_Ibits_head),
.o_Ipeak(o_Ipeak),
.o_Ien_data(o_Ien_data),
.o_Ien_pn(o_Ien_pn),
.o_Iframe_start(o_Iframe_start),
.o_Qbits_data(o_Qbits_data),
.o_Qbits_head(o_Qbits_head),
.o_Qpeak(o_Qpeak),
.o_Qen_data(o_Qen_data),
.o_Qen_pn(o_Qen_pn),
.o_Qframe_start(o_Qframe_start)
);
//計算誤碼率
//I,Q兩路分別計算，最后統計平均值作為誤碼率
//error calculate
wire [31:0]w_error_num1;
wire [31:0]w_error_num2;
Error_Chech Error_Chech_u1(
.i_clk(i_clk),
.i_rst(i_rst),
.i_trans({i_Ibits}),
.i_en_data(o_Ien_data),
.i_rec(o_Ibits_data),
.o_error_num(w_error_num1),
.o_total_num(),
.o_rec2 ()
);
//error calculate
Error_Chech Error_Chech_u2(
.i_clk(i_clk),
.i_rst(i_rst),
.i_trans({i_Qbits}),
.i_en_data(o_Qen_data),
.i_rec(o_Qbits_data),
.o_error_num(w_error_num2),
.o_total_num(o_total_num),
.o_rec2 ()
);
assign o_error_num={w_error_num1[31],w_error_num1[31:1]} + {w_error_num2[31],w_error_num2[31:1]} ;
endmodule